PAT-NO: JP402288292A

DOCUMENT-IDENTIFIER: JP 02288292 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: November 28, 1990

INVENTOR - INFORMATION:

NAME

SUGANO, TOSHIO TSUKUI, SEIICHIRO SUZUKI, SHIGERU

ASSIGNEE-INFORMATION:

NAME
HITACHI LTD
N/A
HITACHI TOBU SEMICONDUCTOR LTD
N/A

APPL-NO: JP01107676

APPL-DATE: April 28, 1989

INT-CL (IPC): H05K001/18, H01L025/00 , H01L025/10 ,

H01L025/18

US-CL-CURRENT: 439/83

ABSTRACT:

PURPOSE: To enable the oblique mounting at the angle corresponding to the

height limitation of mounting space so as to realize high density mounting high

in reliability by mounting semiconductor elements on both faces of a substrate

so that the semiconductor element on one face may be positioned farther from an

external electrode at the edge face of the substrate than the semiconductor

element on the other face.

CONSTITUTION: A semiconductor device 1 is of structure where a plurality of pieces of SOJ(small outline J-bend package)-shaped semiconductor elements 3a and 3b are mounted on both primary faces 2a and 2b of a printed wiring substrate 2 in multilayer interconnection structure, and is mainly used as a memory module for computer, etc. The semiconductor element 3a mounted on the top 2a of the substrate 2 is mounted being slid by the amounts of 1-m from the position corresponding to the semiconductor element 3b mounted on the bottom 2b to the position near an external electrode terminals 5. The mounting of the semiconductor elements 3a and 3b on the substrate 2 is done by fixing J-shaped leads 4a and 4b projected from the semiconductor elements 3a and 3b to the electrode pads 8a and 8b on the substrate 2 with solder, etc.

COPYRIGHT: (C)1990, JPO&Japio

⑩ 日本 国特許庁(JP)

⑩ 公開特許公報(A) 平2-288292

Int. Cl. 5

識別記号 广内整理番号

❸公開 平成2年(1990)11月28日

H 05 K 1/18 H 01 L 25/00 S 6736-5E A 7638-5F

7638-5F H 01 L 25/10

Z×

審査請求 未請求 請求項の数 20 (全10頁)

②発明の名称 半導体装置

②特 顋 平1-107676

20出 願 平1(1989)4月28日

@発 明 者 菅 野

利 夫 東

茂

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

@発明者 津久井 誠一郎

埼玉県入間郡毛呂山町大字旭台115番地 日立東部セミコ

ンダクタ株式会社内

⑫発 明 者 鈴 木

東京都小平市上水本町 5 丁目20番 1 号 株式会社日立製作 所武蔵工場内

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑪出 顋 人 日立東部セミコンダク

日立東部セミコンダク 埼玉県入間郡毛呂山町大字旭台15番地

夕株式会社

四代 理 人 弁理士 小川 勝男

外1名

最終頁に続く

勿出 顧 人

明 組 書

1. 発明の名称

2. 特許請求の範囲

半導体裝置

1. 主面及び裏面と、一側端に外部電視を傾えた基板と、

前記基板の主面及び最面に実装され、かつ前記外部電極と電気的に導通された複数値の半導体素子において、前記基板の主面に実装された半導体素子に対面する位置よりも、前記外部電極が形成された一側端側に実装されていることを特徴とする半導体装備。

- 2. 前記半導体装置は、更に前記病板を実装するための接着部と、電気的導通をとるための外部端子部とからなるソケット部材を有することを特徴とする特許耐水の範囲第1項記載の半導体装備。
- 3. 更に外部と電気的導通をとるための接続端子部と、前記ソケット部材を実装するための実装

部とからなる第1の基板を有することを特徴とする特許請求の範囲第2項記載の半導体装置。

- 4. 前配第1の基板を少なくとも1つ実装するための第2の基板を有することを特徴とする特許 請求の範囲第3項記載の半導体装置。
- 5. 前記半導体架子は、主面に回路および外部端子が形成された半導体ペレットと、

前記外部端子と金属細線によって進気的に接 続されたリードとからなり、

前記半導体ペレット,金属組織,リードの一部を樹脂によって對止されたものであることを特徴とする特許請求の範囲第1項記載の半導体装置。

- 6. 更に外部と俄然的導通をとるための接続端子部と、前記基板の外部電極が挿入される実装とからなる第1の基板を有することを特徴とする特許求の範囲第1項記載の半導体装置。
- 7. 更に前記第1の基板を少なくとも1つ実装するための第2の基板を有することを特徴とする 特許請求の範囲第6項記載の半導体装置。

8. 前記塔板は、4つの樹脂層からなることを特 徴とする特許請求の範囲第1項記載の半導体装 道。

.

- 9. 前記樹脂層はガラスエポキシ樹脂材からなる。 ととを特徴とする特許請求の範囲第8項記載の 半導体装置。
- 10. 前記樹脂のうち1つは電源電圧端子(Vcc) るととを特徴とする特許請求の範囲第8項記収 の半導体装置。
- 1 1. 主面及び展面,長辺及び短辺から破り、前 記長辺の片側に外部電極を備えた方形状の基板 ٤,

投辺及び短辺から成り、投辺側が前記基板の 短辺と平行に、短辺側が前記落板の長辺と平行 になり、更に前記募板の主面及び異面に実装さ れる半導体第子と、

前記外部電極と半導体素子を断気的に接続す るための、前記基板の主面及び展面に形成され る特許請求の範囲第13項記載の半導体装置。

前記外部端子と金属細線によって電気的に接 続されたリードとからなり。

前記半導体ペレット、金属細線、リードの一 部を樹脂によって對止されたものであることを 3. 発明の辞細な説明 特徴とする特許請求の範囲第11項記載の半導 (産業上の利用分野) 体装催。

- 16 奥に外部と祖気的導通をとるための接続端 子部と、前記基板の外部電極が挿入される突奏 とからなる第1の猛板を有することを特徴とす る将許請求の範囲第11項記載の半導体装置。
- 17. 更に前記第1の基板を少なくとも1つ実装 するための第2の密板からなるととを特徴とす る将許請求の範囲第16項記載の半導体装置。
- 18、前記基板は、4つの砂瓶層からなるととを 特徴とする特許請求の範囲第11項記載の半導 体装缝。
- 19. 前記樹脂層は、ガラスエポキシ樹脂材から なることを特徴とする特許請求の範囲第18項 記載の半導体装置。

前記基板の主面に実装された半導体第子の、前 記外部電極に近接した方の短辺から、前記外部 34子までの距離は、前記差板の裏面に実装され た半導体素子の、前記外部電極に近接した方の 短辺から、前記外部端子までの距離よりも小さ くなるよりに設定されていることを特徴とする 半導体装置。

- であり、他の1つは基準値圧端子(VSS)であ 12. 更に前記舊板を実装するための装着部と、 「個気的導通をとるための外部端子部とからなる ソケット部材を有することを特徴とする特許請 水の範囲第11項記載の半導体装置。
 - 13. 更に外部と電気的導通をとるための接続端 子部と、前記ソケット部材を実装するための実 装御とからなる第1の薪板を有することを特徴 とする特許請求の範囲第12項記載の半導体装 置。
 - 14. 更に前記第1の落板を少なくとも1つ実装 - するための第2の基板を有することを特徴とす
- た配綴パターンからなる半導体装置において。 15. 前記半導体案子は、主面に回路および外部
- 端子が形成された半導体ペレットと、 20. 前記樹脂のうち1つは催源催圧端子(Vcc) であり、他の1つは基準電圧端子(Vss)であ - ることを特徴とする特許請求の範囲第18項記 一戟の半導体装置。

本希明は、例えば電子計算機システム等に収容 される高密度モジュールの奥装に通用して有効な 技術に関するものである。

〔 従来の技術〕

近年、半導体素子等の銀子素子の実装密度を高 めるため、多層落板技術を用いて電子者子を搭収 するための基板を形成し、この基板の両面に半導 体素子を装滑し、基板の一端に外部電極を設けた SIP(シングル イン ライン パッケージ) 構造のモジュールとして構成する。

上記多層基板形成技術については、例えば、株 式会社サイエンスフォーラム、昭和58年11月 28日発行、「囮LSIデバイスハンドブック」 P239~P250 記載されている。

例えばDHAMで褥成されたメモリモジュール 等のように荔板の両面に面付形の半導体業子を複 数装滑して構成されたSIP構造の半導体装置に おいては、マザーボードあるいはソケットに対し て垂直方向に災装する形式が一般的であった。

〔 発明が解決しようとする課題〕

本始明者は、上記SIP構造のモジュールを構 成した半導体装置における実装技術について次の よりな技術を検討した。

上記のようなSIP構造の半導体装置を垂直突 **装する場合、突装装板であるマザーボード上の空** 間を、モジュール基板の幅方向分の長さ、ソケッ トの長さ等を考慮して確保する必要がある。特に、 計算機システム,マイコン等は高泉税,小形化の 傾向にあるため、半導体装置の実装高さの制限が、 厳しく、大きな問題となる。また、1つのシステ ム内にDIP(デュアル・インライン・パッケー シ)や面突装タイプパッケージ(例えばFPP) と上記SIP構造のモジュールを突装する場合。

案子やリードには、他からの(例えばマザーポー 高密度なデバイスを提供するととにある。 ド)接触による不良等の影響が生じる。つまり、 本発明の他の目的は、多数のメモリー・モジュ 従来の両面突襲のSIP構造モジュールを斜めに -実装する場合は、モジュール上方に十分を実装空 **間が必要であり、垂直に実装した場合の問題が実** 質的に克服できない。

更に、上記半導体装置が突装されたマサーボー ドを多段に実襲する場合、上に位置するマサーポー ートの下面から、ソケットピン等の突出外部電極 が、下に位置する半導体案子のリード(外部リー ド)と接触してショートしてしまり。この接触に よる不良を防止するために、上の基板展面から突 出した催傷部を絶縁処理したければならない。

本発明は、上記問題点に発目してなされたもの であり、その目的は実装空間の高さ制限に対応し た角度による斜め実装を可能とすることのできる 技術を提供するととにある。

本発明の1つの目的は、信頼性の高い高密度実 **装技術を提供するととにある。**

本発明の1つの目的は、大容皝メモリに通した

高さがあるため、実験には他のパッケージの上方 が無駄な空間となってしまう。

そとでとのような半導体装匠の奥装高さを低く 抑えるために、上記半導体装置をマザーポードに 対して斛め方向に뚖装する技術が考えられる。

ところが、基板に実装される半導体装子は高築 横化および高機能化等に伴い、その外形的構造 (すなわちパッケージサイズ)が大形化する傾向 にあり、このような大形半導体装置基板をマサー ポード上において斜め方向に突装しようとした場 合、バッケージの角部がマサーボードあるいは封 止体等と接触状態となり、十分な斜め契装が困難 となり、実装空間の高さ制限を実質的に克服でき ない場合が多い。

また、前記半導体業子は蒸板の両面に実装され る場合、基板の外部電極が形成されていたい側端 部ぎりぎりに実装されている。そのため、半導体 米子は落板側端部よりも高い場所に位置されると とになる。そうすると、システム内に実装したり、 3 I P 構造モジュールは他のパッケージに比べて マザーポートを多段に実装する際に、前記半導体

ールをコンパクトに実装できる技術を提供すると とはある。

本発明の前記ならびにその他の目的と新規な特 徴は、本明細書の記述および談付図面から明らか になるであろう。

〔 課題を解決するための手段〕

本頃において開示される発明のりち代表的なも のの概要を簡単に説明すれば、次の辿りである。

すなわち、茜板の両面に半導体素子を装着する 際に、一方の面上の半導体業子が他方の面上の半 導体素子よりも遊板の端面の外部電極から速隔位 値となるように装滑した構造とするものである。

すなわち、前記モジュールの基板を斜めに傾む けてマザーボードに実装する際、下側にくつまり マザーボードに対面する側)搭載される半導体素 子は、悪板の外部電極端子が形成されていない方 の側面ぎりぎりまで実装されている。そして、基 板の上側に搭載される半導体第子は、前配外部位

徳端子に近接した位催に突装されている。

前記半導体素子が基板両面に実装された半導体 接做は、主に汎用コンピュータやワークステーシ ョン等の大型機器に内蔵され、大谷量メモリを標 成する。そして、これらの機器は大きさに制限が あるために、前記半導体袋旗を獲力小さくする必 投があった。

〔作 用〕

前述した本希明によると、これらの安望を達成 し、新規かつ次のような効果が得られる。

まず、上記した手段によれば、落板上の一方の 面に装滑された半導体素子が他方の面の半導体素 子よりも外部電像から遺隔位置に装着されている ため、この面をマザーボードの実装面に対面させ て保い角度での斜め実装を実現することができる。 このため、高さ制限のある契装空間においても十 分な角度をもった船め実装が可能となり、両面実 袋メモリーモジュールによる半導体装備等の電子 装爐の空間実装密度を向上させることが可能となったか、実施例を説明するための全図において、 る。

り返しの説明は省略する。

第1凶において、半導体装置1は、多層配級構 道のブリント配線基板2の両主面2a,2bにS ひょくスモール アウトライン オーベンドバッ ケージ) 形状の半導体者子3 a , 3 b を複数個装 潜した構造のものであり、主として電子計算機等 のメモリモジュールとして使用されるものである。

第1凶に示されるように、 基板2の上面2aに 夹装される半導体者子3aは、下面2bに実装さ れる半導体業子30の対応位置から外部電極端子 5 に近接した位置にずらして装着されている。す なわち、従来の傾面突装モジュールの場合、第1 図の点膜で示される位置に半導体素子3 a を実装 していた。この従来の位値から、第1図のℓーm 分だけずらして実装したものが本発明の半導体装 第1 である。

上記個指の半導体装置1は、たとえば以下のよ うにして得ることができる。

上記基板2の両面2 a , 2 b に半導体業子3 a ,

また、DIP型ICsやFPP型ICsと同じ 空間に両面実装のSIP型メモリーモジュールを 実装する場合、前記SIP型モジュールを十分は く奥装できるので、無駄な実装空間が縮小され、 より小型の電子装庫を得ることができる。

災に、基板の上面側に実装される半導体素子が、 装滑塔板(マザーボード)側に突装されることに より、他からの接触を有効に防止するととができ る。

更に、前記半導体装備が実装されたマザーボー ドを多段に突装する場合、上に位置するマザーボ ードの下面から突出したソケットピン等の外部電 **破が、下に位置する半導体架子のリードに接触し** にくくなる。すなわち、マザーボード返面に絶縁 処理をする必要がないので、工数低減となる。

〔 吳施例〕

以下、本発明の実施例を図面を用いて具体的に 説明する。

同一機能を有するものは同一符号を付け、その練

3bは内部にメモリとし俊能する半海体ペレット が内膜されるとともに、ブラスチックバッケージ 6 a . 6 b の二側面方向からそれぞれパッケージ の数面方向にJ.字状に加工されたリード4a,4b が突出されたSUJタイプバッケージである。

とのような半導体紫子3a,3bの基板2への 媛看は、 酸半導体第子3 a , 3 b から突出された J字状のリード4 a , 4 b を、期 5 凶に示す器収 2上の戦慄パッド8a,8bに対して半田等で固 定するととにより実現されている。

ととろで、本実施例によれば、上記基板2上に おける半導体第子3 a , 3 b の装滑位値は、 居板 2の一方の面2a上での半導体系子3aの装滑位 低が、他方の面2b上での半導体素子3bの装着 位置と変位した部位に位置されている。すなわち、 第1図では基板2の下面20上における半導体系 子3りの装着位置が驀板2の外部電振端子5の先 端から 8 (7.23 m以上)の距離の位置であるの に対して、蕎板2の上面2a上における半海体案 3 b が装滑される。ととで、終半導体第子3 a , 子3 a の装着位置は膨板2 の外部電極端子5 の先

端からm (3.1 7 mm < m < ℓ) の距離となってい る。

つまり、本実施例では半導体装置1は、サブマ ザーポード16のポード面に対して所定角度θ (β < 90°) たけ傾いた状態で実装されているが、 基板2にむいて、このサプマザーボード16のボ ート面と対向する面2b側に装滑される半導体素 子3りは基板2の外部電優端子5からの距離ℓ (7.23 mm以上)が他面2a側の半母体業子3a の装着距離叫(3.1 7 mm < m < ℓ)よりも大きく (ℓ<m) なっている。

上記のように、基板2の上面側2aに搭載する 半導体案子3aについて、透板2の側端部から外 部電復端子5の万へℓ−m分だけずらした位置で 袋獪することにより、図示したように、△ 14 分だ け実装高さを低く抑えることができる。本発明に おける実装高さはりである。

第2図(a)は、前述の半導体装置1を上面2a側 から見た実装図、

である。

同図において、D1~D20は各々、第2図に 示されたSUJタイプメモリ1Cを示す。また、 本実施例では512K×40 bits のメモリーモ ジュールのプロックダイアクラムを用いて説明し たが、これに限定されるものではない。例えば、 256 KのメモリICを両面に計16 個搭載した り(512K×32bits)、256Kのメモリ 1 Cを4段横順して1Mの容量にした1Csを16 個120個搭載する場合もある。

次に、本実施例で用いられる基板2の製造方法。 について第5図(a)~(d)を用いて説明する。

まず、第5凶(a)に示す器収2の第一層目10 a を構成するカラスエポキシ樹脂板の主面に鍋箔を 被滑した後、この銅箔を所定形状にエッチング加 工して、所望の配鞭9aを形成する。次に、上記 エポキシ樹脂板の所定位置にドリル等でスルーホ ール11aを形成し、このスルーホール11aの 内壁面に半田等の波滑によってスルーホール配線 を形成する。とうして上面2aが完成する。

た図である。

问凶において、基板2の上面2aかよび下面に は、半導体出子3a,3bが鉄滑されており、こ の半導体者子の下の中央部には面突接コンデンサ 18がはんだ付け実装されている。また、落板2 には位置決め用スルーホール?が形成されている。 とこで、 例えは L 1 = 1 0 7. 9 5 mm , L 2 =

2.5.4 mm, $L_{\star} = 3.0 \text{ mm}$, $L_{\star} = 0.3 \sim 0.5 \text{ mm}$ T ある。

第3回は、第2回(a)に示した外部電源端子5の 機能を示すピン配倣凶である。

RAS(ロウ アドレス ストロープ)付りー **上級の選択、CAS(カラム アドレス ストロ** ープ)はカラムデコーダの選択を行なり。A0~ A8はアドレス入力ピン,WEはライトイネーブ ルピン、DQはデータ入出力ピン、Vss・VDD (Vcc)は広殺の電源端子であり、特にVDU (Vcc) は惟颜電圧端子、Vss は岩準電圧端子 とよぶ。

第2回(b)は、半導体装置1を下面2b側から見 第4回は、本発明の半導体装置の具体的回路図

第5図(b)は基板2の第二層目10bで、主にク ランド配線層(GND)として用いられ、第一層 目と同様のプロセスを経て形成される。

第5図(c)は、基板2の第三個目10cで、主に VDD(進旗)として用いられ、上記と同様のブ ロセスを経て形成される。

第5図(d)は、基板2の第四層目100で、下面 2 bを構成し、上記と同様のプロセスを経て形成 される。

そして、上記のように加工を施したガラスエポ キシ樹脂板を接着剤を介して横層して基板2を得 る。

次に、上記の基板に突張するレジン封止メモリ ICs について脱明する。第9凶は、第1凶に示 す半導体第子3 a , 3 bの S U J タイプ D H A M (ダイナミック・ランダム・アクセス・メモリー) の斜視図である。同図において、19はモールド 金型内においてトランスファーモールドされたレ ジン對止体であり、例えばエポキシ系樹脂からな る。樹脂19内には、主面に回路、外形端子が形

と、前記ペレットを、ABペースト等の導催性接 疳剤21を介して搭載するためのタブ部17.前 記外部端子とリード4を恒気的に接続するための 金属細線23 (例えばAuワイヤ)が對止されて いる。20は、リード4の個脂内に對止されるイ ンナーリード部上のボンディング部に形成された 艇メッキ部である。

また、SUJタイブバッケージに殴らず、PL むじ(ブラスチック リーテッド チップ キャー リア)を実装したり、更には、半導体ペレットを 多数機関したモジュールICs ,FPP(フラッ) ト・パッケージ・ブラスチック),LCC(リー ドレス・チップ・キャリア)等面実装タイプパッ ケージを実装できる。

萬6図は、第1図で示した半導体装置とパソコ ン12内に実際に適用した時の斜視図である。

パンコン本体12は、機能の命令や文字の入力 を行うキーポード13,文書処理や装置全体の総 合的なコントロールをするシステム装備14,入 装着されない側に半導体素子3a′,3b′ が相対

する位置に実装されている。そして、サプマザー ポード16′に形成されたスルーホール27′に、 ソケット 25′のソケットピン 26′を挿入実装し、 メモリーモジュール 28′ が成る。

第8図(b)は、本発明の半導体装置1をソケット 25に接着し、このソケット25を複效個マザー ボード16に実装した場合のモジュール28の断 田凶であり、すなわち、出7凶のX-X′級に沿 った凶である。このモジュール28は、主に大型 コンピュータ,大型計算級システム装置に内蔵さ れている。そして、半導体装置1が装滑されたソ ケット25に収り付けられた、信号を収り出すた めのソケットピン26をサプマザーボード16に **形成されたスルーホール27にはんだ等を介して** 差し込んで実装されている。サプマサーポード16 の延面、すなわち半導体装置1が実装されていた い面にソケットピン26の先端は突き出している。 リード4とフットブリント船8a,8bとの半田 ことで例えば、 $L_s=9.30\,\mathrm{mm}$, $L_s=1.27\,\mathrm{mm}$ 接続を行なり。 である。

第8図(a),(b)を比較してわかるように、従来の

成されたSi単結晶からなる半導体ペレット22 カした文字やメッセージを表示するディスプレイ 接近15によって褥放されている。 本契施例にお 付る半導体袋盥1は、前記したシステム袋盥14 に内蔵されている。

> - 第7図は、第6図のシステム装置14に内蔵さ - れ、サブマザーボード16に実要された状態の半 導体装置の拡大図である。

半導体装置1は、プラスチックのソケット25 に装滑される。そしてとのソケット25は、表面 に所定の鍋配線パターンが形成されているカラス エポキシ樹脂板からなるサブマザーポード16に 実装される。前記半導体装置1の信号は、前記ソ ケット25,配線パターンを通じて、コネクタ端 子部24から取り出される。史に、このコネクタ 端子邸24は、前記システム装置内の凶示しない マザーボードの所定の道徳と接続される。

| 第 8 図(a)は、従米の両面実装モジュール図、第 8図(4)は、本発明の両面奥装モジュール図である。 第8凶(a)では、基板での両面にソケット25′に

両面実装型メモリーモジュールをそのまま新めに 実装した場合よりも、明らかに、本発明による両 面突装型メモリーモジュールで斜めに実装した方 が、その実装高さが低く抑えられている。更に、 サプマザーボード16下面から突出したソケット ピン26の先端が、下段の半導体装子3aのリー ド4aとショートするのを有効に防止できている のがわかる。

次に、半導体案子3a.3bの実装プロセスを 説明する。すなわち、半田と半田フラックスの混 合物からなるハンダクリームを、フットブリント 邵8a,8bにスクリーン印刷により形成する。 このクリーム状半田の上にチップコンデンサ18 や、半導体繁子3 a , 3 b がそれぞれ片面に10 個あるいは8個戦艦される。との状態で基板全体 をリフロー法などの熱処理を施とすととにより、

〔 発明の効果〕

本願において開示される発明のうち代表的なも

のによって得られる効果を簡単に説明すれば、下 妃のとおりである。

まず、上記した手段によれば、基板上の一方の 面に装着された半導体素子が他方の面の半導体素 子よりも外部電視から逮領位置に装着されている。 ため、この面をマサーボードの実装面に対面させ て保い角度での斜め実装を実現するととができる。 このため、高さ制限のある実装空間においても十 4. 図面の簡単な説明 分な角度をもった斜め実装が可能となり、両面集 袋メモリーモジュールによる半導体装置等の電子 袋龍の空間哭装密度を向上させることが可能とな る。

また、DIP型ICsやFPP型ICsと同じ空 間に両面突装のSIP型メモリーモジュールを突 表する場合、前記 S 1 P 型モジュールを十分低く **実装できるので、無駄な実装空間が縮小され、よ** り小型の電子装置を得ることができる。

更に、若板の上面側に突接される半導体架子が、 装着基板(マサーボード)側に実装されることに

示才平面凶、

第6回は、半導体モジュール板を組み込んだシ ステムの斜視略図、

第7回は、前記半導体モジュール板を示す糾視 W.

第8図(a)は、従来の両面実装モジュールを多皮 に実装した時の要部断面図、

第8図(b)は、本発明の両面実委モジュールを多 段に実装した時の要部断面図。

第9回は、揺板に装着される半導体第子の斜視 凶である。

1 ··· 半導体装潢、 2 ··· 基板、 3 a , 3 b ··· 半導 体素子、4 a , 4 b … リード、5 … 外部電極端子、 7…位置次的用スルーホール、8a,8b…ファ トブリント邸、11…スルーホール、12…パソ コン、13…キーボード、14…システム装置、 15…ティスプレイ装置、16…サプマサーボー ド、18…チップコンデンサ、19…倒脂、20 …銀メッキ部、21…毎電性接着剤、22…半導 体ペレット、23…ワイヤ、24…コネクタ端子

る。

更に、前記半導体装置が実装されたマザーボー ドを多段に実襲する場合、上に位置するマサーボ ードの下面から突出したソケットピン等の外部電 極が、下に位置する半導体者子のリードに接触し にくくなる。すなわち、マサーボード展面に絶縁 処理をする必要がないので、工数低級となる。

第1図は、本発明である半導体装備を斜め実装 する状態の断面図、

第2図(a)は、配顧基板の上面に半導体素子を契 装した碌子を示す上面実装図、

第2図(b)は、配顧基板の下面に半導体素子を実 装した碌子を示す下面実装図、

第3図は、前記配縁基板の外部電板端子のピン 配准图。


第4回は、前配半導体装置の回路機能を示すプ ロックダイアグラム凶、


第5回は、前記半導体集子を実装するための4


> 部、25…ソケット、26…ソケットピン、27 …スルーホール、28…メモリモジュール。

代理人 弁理士 小 川 膀













特開平2-288292 (9)









第1頁の続き

⑤Int.Cl. 5

H 01 L 25/10 25/18